资源简介

(共13张PPT)
界面态对势垒高度的影响
在半导体表面处的禁带中存在着表面态，对应的能级称为表面能级。
表面态通常按照能量连续分布，并且可以用一中性能级E0表征。表面态一般分为施主型和受主型。若能级被电子占据时呈现电中性（这时被占据的界面态高达E0，且E0以上的状态空着），释放电子后呈现正电性，称为施主型表面态；若能级空着时为电中性，接受了电子后带负电，称为受主型表面态。
界面态对势垒高度的影响
三 镜像力对势垒高度的影响
根据库仑定律，镜像力为：
距离金属表面x处的电子的电势能为：
这里边界条件取为x=∞时E=0和当x=0时E=-∞ 。
将界面附近原来的势垒近似的看成线性的，因而界面附近的导带底势能曲线为：
其中ε为表面附近的电场，等于势垒区的最大电场（内建电场和外加电场）。总能量为：
可见原来的肖特基势垒在电子能量在x=0处下降，也就是说使得肖特基的势垒高度降低。这就是肖特基势垒的镜像力降低现象，又叫做肖特基效应。
说明在大电场下，肖特基势垒被镜像力降低了很多。
镜像力使肖特基势垒高度降低的前提是金属表面的半导体导带要有电子存在。因此，在测量势垒高度时，如果所用方法与电子在金属和半导体间的输运有关则所测得的结果是 ；如果测量方法只与耗尽层的空间电荷有关而不涉及电子的输运（如电容方法），则测量结果不受镜像力的影响。
空穴也产生镜像力，它的作用是使半导体能带的价带顶附近向上弯曲，如图4-6所示。但是价带顶不像导带底那样有极值，结果接触处的能带变窄。
1.2
1.4
1.6
1.8
2.0
2.2
2.4
10-1
1
10-3
10-2
10-1
10-2
dV/dT(mV/℃)
电流密度/(A/cm2)
硅肖特基势垒
硅PN结
正向偏压时温度系数与电流密度的关系
可以看到温度系数相差0.4mv/℃ 。
肖特基势垒二极管具有更稳定的温度特性。
这种差别在利用两类二极管进行电路设计时应该考虑。
0.4
实验结果:
3)低的正向电压降
由于肖特基势垒二极管中的饱和电流远大于具有同样面积的PN结二极管的饱和电流,所以对于同样的电流,在肖特基势垒上的正向压降比PN结上低得多。右图所示为Al-Si(N)肖特基势垒二极管和PN结二极管的I-V曲线图。
开启电压:
肖特基势垒二极管的一般为0.3v;
硅PN结为0.6-0.7v.
2)大的饱和电流
肖特基二极管是多子器件,而PN结二极管是少子器件,多子电流要比少子电流大的多,即肖特基势垒二极管中的饱和电流远大于具有同样面积的PN结二极管的饱和电流。
肖特基结
PN结
≈1.0μA
≈1.0nA
0.2
0.6
I/mA
V/v
低的接通电压使得肖特基二极管对于箝位和限幅的应用具有吸应力。然而在反偏压下,肖特基二极管具有更高的非饱和反向电流。另外,在肖特基二极管中通常存在额外的漏电流和软击穿,因而在器件制造中必须十分小心。非理想的反向特性可以通过采用前面讨论到的保护环或金属搭接结构进行消除。
4)温度依赖关系的区别
肖特基势垒和PN结对温度依赖关系在正偏下是不同的。
肖特基势垒二极管的应用
肖特基势垒二极管的应用
多子器件,无少子存储效应,可在1ns内关断.
在制造上简便,使得有可能产生面积很小,供
高频工作的器件,工作频率可达到100GHz.
肖特基势垒检波器或混频器
肖特基势垒箝位晶体管
肖特基势垒检波器或混频器
一个有效的检波器或混频器要求射频功率被二极管电阻rd吸收并且在rs上的功率耗散很小。
通常情况下rs<rs
rd
cd
肖特基势垒二极管等效图
cd是结电容,
rs欧姆串联电阻,
rd=dV/dI(二极管结电阻)
rd
1+ ωc2 Cd2rd2
rs=

展开更多......

收起↑