资源简介

(共12张PPT)
基本双稳态触发器　
基本双稳态触发器　
基本 R—S 触发器（Flip/Flop）
1. 逻辑图及其符号
SD RD
Q Q
&/G1
&/G2
特 点：
1）两个输入端： SD 、 RD
2）两个输出端： Q、Q
3）两个稳态(SD、RD 悬空)：
Q=1, Q=0 ——“1” 态 ——置位
Q=0, Q=1 ——“0” 态 ——复位
4）符号如右图
Q Q
SD RD
真值表　
SD RD
Q Q
&/G1
&/G2
输 入 输 出 说 明
SD RD Qn+1
1 1 Qn 原态
1 0 0 复位
0 1 1 置位
0 0 φ 不定
注意事项：
1）低电平有效
2）当输入的负脉冲过去后Qn+1的状态维持不变——记忆作用
3）SD、RD不可同时为 0 ，否则将出现不定状态，造成逻辑混乱
Q Q
SD S C R RD
Q Q
&/G1
&/G2
SD
S CP R
&/G3
&/G4
RD
逻辑图及其符号
特点——加上导引电路（G3/G4）控制输入信号
R、S——输入端
CP ( Clock Pulse ) ——控制端
CP = 1，R、S的信号可以通过——打开
CP = 0，R、S的信号不能通过——关闭
SD——直接置位端
RD——直接复位端
波形图与真值表
CP
S
R
Q

S CP R
Q Q
&/G1
&/G2
&/G3
&/G4
SD
RD
输 入 输出
S R Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 φ
1 2 3 4 5
注意事项
1）输入变化时，输出不会立即变化，要等CP到来——时序
变化的结果不但取决于输入，而且与原态Qn有关——记忆
2）不可同时为“1”
3）计数方式下，要求的脉宽 3tPd>tP>2tPd，否则会产生“空翻”现象
计数方式
Q Q
SD S C R RD
主—从式 J — K 触发器
1. 逻辑图及其符号
1
SD
S Q
C
R Q
RD
主
SD
S Q
C
R Q
RD
从
J
CP
K
Q
Q
SD
J Q
C
K Q
RD
2. 状态方程与真值表
Qn+1 =J Qn +K Qn
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
波形图
CP
J
K
Q
Q’
Qn =1
Qn =0
4. 异步输入端 SD、RD
SD、RD —— 不受 CP 的控制
只要加负脉冲即可起作用
——异步的
SD
J Q
C
K Q
RD
5. J—K 集成触发器
74LS72（Dual J-K）
详见 TTL 手册
利用电路内部的
反馈信号维持输
出状态、阻塞改
变输出的通路、
防止“空翻”
& G1
& G3
& G5
& G2
& G4
& G6
SD
RD
CP
D
Q
Q
置
1
维
持
线
置
0
维
持
线
置 0 阻塞线
置 1 阻塞线
电路结构
CP
1）在 CP 到来前，D=1，
G3=G4=1, G6=0, G5=1;
CP=1后，G3打开，G4被封锁，G3=0
(a) 使G1、G2组成的基本F/F置“1”
(b)封锁G4、G5，
既维持了G1、G2 置“1”(G3=0)；
又阻塞了G1、G2 置“0”(G4=1)
使输出在 CP =1 期间保持不变
&G1
&G3
&G5
&G2
&G4
&G6
SD
RD
D=1
Q
Q
置
1
维
持
线
置
0
维
持
线
置 0 阻塞线
置 1 阻塞线
1
1
1
0
1
0
1
1
0
0
1
工作原理
2）在 CP 到来前，D=0
G3=G4=1, G6=1, G5=0;
CP=1后，G4打开，G3被封锁，G4=0
(a) 使G1、G2组成的基本F/F置“0”
(b)封锁G6，使G6的输出不受D的影响
既维持了G1、G2 置“0”(G4=0)；
又阻塞了G1、G2 置“1”(G3=1)
使输出在 CP =1 期间保持不变
&G1
&G3
&G5
&G2
&G4
&G6
SD
RD
D=0
Q
Q
置
1
维
持
线
置
0
维
持
线
置 0 阻塞线
置 1 阻塞线
1
1
1
1
0
1
0
0
1
1
0
1
工作原理（续）

展开更多......

收起↑