资源简介

(共12张PPT)
输入保护电路和缓冲电路
输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。
（1）输入端保护电路:
(1) 0 < vA < VDD + vDF
(2) vA > VDD + vDF
二极管导通电压：
vDF = 0.5 ~ 0.7 V
(3) vA < - vDF
当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。
+VDD
vO
vA
TP
D1
C1
C2
RS
TN
D2
D3
D1、D2、D3 截止
D2、D3 导通
vG = VDD + vDF
D1 导通
vG = - vDF
RS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。
1.CMOS漏极开路门
1.）CMOS漏极开路门的提出
输出短接，会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电
平还是低电平。
3.1.6 CMOS漏极开路（OD）门和三态输出门电路
（2）漏极开路门的结构与逻辑符号
(c) 可以实现线与功能;
(d) 可实现逻辑电平变换：
(a)工作时必须外接电源和电阻;
+VDD
V
SS
T
P1
T
N1
T
P2
T
N2
A
B
L
电路
逻辑符号
(b)与非逻辑不变
漏极开路门输出连接
(2) 上拉电阻对OD门动态性能的影响
Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max） 。
电路带电容负载
1
0
CL
Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。
最不利的情况：
只有一个 OD门导通，
1
1
0
为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不能太小。
当VO=VOL
+V DD
IIL
RP
&
&
&
&
n
…
&
m
&
…
k
IIL（total)
IOL（max)
当VO=VOH
+V DD
RP
&
&
&
&
n
…
&
m
&
…
1
1
1
IIH（total)
I0H（total)
为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max) ：
1、实现多个逻辑门输出端的线与
集电极开路门的应用
L = AB CD
&
&
R
VDD
A
&
B
C
D
L
&
A
B
C
D
L1
L2
L
2、用于直接驱动大电流负载。
3、逻辑电平变换
74HC/HCT系列CMOS门电路的
最大灌电流或拉电流为4mA
指示灯(12V, 20mA)
OD门灌电流为24mA。
2.三态(TSL)输出门电路
1
0
0
1
1
截止
导通
1
1
1
高阻
×
0
输出L
输入A
使能EN
0
0
1
1
0
0
截止
导通
0
1
0
截止
截止
X
1
逻辑功能：高电平同相逻辑门
0
1
CS = 1
=
AB
L
____
A
B
CS
&
L
EN
.逻辑符号
其他三态与非门：
A
B
CS
&
L
EN
.逻辑符号
高阻
×
×
0
0
1
1
1
0
1
1
1
0
1
0
0
1
B
A
L
数据输入端
EN
真值表
高阻
×
×
1
0
1
1
1
0
1
1
1
0
1
0
0
0
B
A
L
数据输入端
EN
真值表
=
Z
L
CS =0
=
Z
L
CS = 1
CS =0
=
AB
L
____
低电平有效
高电平有效

展开更多......

收起↑