资源简介

【课题】
15.3 寄存器
【教学目标】
描述寄存器的概念及功能。
【教学重点】
D触发器组成的数码寄存器。
【教学难点】
D触发器组成的数码寄存器。
【教学过程】
【一、复习】
D触发器的结构、工作原理和逻辑状态表。
【二、引入新课】
寄存和计数的区别在于寄存只是将数码暂时存储起来的操作。寄存器在数字电路中可以将数码、数据、指令暂时存放起来，以便系统按要求调用。
【三、讲授新课】
15.3.1 寄存器的概念
寄存：将二进制数码指令或数据暂时存储起来的操作。
寄存器：具有寄存功能的电路。
15.3.2 数码寄存器
1．数码寄存器：仅具有接收、存储和消除原来所存数码功能的寄存器。图15.7为4个D触发器组成的4位数码寄存器。
图15.7　D触发器组成数码寄存器
D0 ～ D3为并行数码输入端，Q0 ～ Q3为并行数码输出端，CP是时钟信号控制端。
（1）清零。当CR1时，4个D触发器都全部复位：Q3Q2Q1Q00000。
（2）存入数码。当CR0时，CP上升沿到来，加在并行数码输入端的数码，被分别存入FF1～FF0触发器中。
（3）保持。当CR0，CP0时，各位输出端Q的状态与输入无关。
15.3.3 移位寄存器
移位寄存器的功能：具有存储数码的功能和移位的功能。
“移位”是指在移位脉冲的作用下，把寄存器存放的数码依次左移或右移。
移位寄存器分为单向移位寄存器和双向移位寄存器。
单向移位寄存器
在移位脉冲作用下，所存数码只能向某一方向移动的寄存器称为单向寄存器，单向移位寄存器有左移和右移之分。
左移寄存器。如图15.18为4位左移寄存器的逻辑图。
图15.18 4位左移寄存器的逻辑图
最低位触发器的输入端D0为数码输入端，每个低位触发器的输出端Q与高一位触发器的输入端D相连，各个触发器的CP端连在一起作为移位脉冲的控制端，受同一时钟脉冲的控制。
若有数码1011，按移位脉冲的工作节拍，从高位到低位逐位送到输入端D0。当第一个CP脉冲的上升沿到来时，第一位数码1移入FF0，Q0=1，寄存器的状态为Q3Q2Q1Q0=0001。第二个CP的上升沿到来后，第二位数码0移入FF0，同时原FF0中的数码1移入FF1中，Q1=1，寄存器的状态为Q3Q2Q1Q0=0010。依次类推，经过四个CP脉冲后，数码由高位到低位依次移入寄存器中。
如表15.9所示为左移寄存器状态表，左移寄存器的波形图如图15.9所示。
图15.19 左移寄存器的波形图
从4个触发器的输出端Q3～Q0可以同时输出数码，即并行输出。
（2）右移寄存器。如图15.20为4位右移寄存器的逻辑图。
图15.20 右移寄存器的波形图
右移寄存器与左移寄存器的区别是，各触发器的连接方式是高位触发器的输出Q连至第一位触发器的输入端D，待存数码从低位到高位逐位送到最高位触发器的输入端。设输入数码为1011，移位过程如表15.10所示。
2．双向移位寄存器
寄存器中的数码既能左移，又能右移，具有双向移位功能，这样的寄存器成为双向移位寄存器。集成4位双向移位寄存器CT74LS194的引脚排列图如图15.21所示。
图15.21 CT74LS194的引脚排列图
图15.21中的DSR和DSL分别是右移和左移的数据串行输入端，Q0和Q3分别是左移和右移的数据串行输出端，D0~D3是数据的并行输入端，Q0～Q3是数据的并行输出端。数据的输入和输出均有串行和并行两种方式。M1、M0为工作方式控制端，M1、M0的4种取值（00、01、10、11）决定了寄存器的逻辑功能：保持、右移、左移和数据并行输入、并行输出方式。表15.11为CT74LS194的逻辑功能表。
【四、小结】
1．寄存器的概念。一般都是借助有记忆存储功能的触发器组合起来构成的，一个触发器存1位二进制信号，寄存几位二进制数码，就需要几个触发器。
2．寄存器的功能。主要是存储二进制数码指令或数据，通常不对所存储的内容进行处理。
3．按它具备的功能可分为数码寄存器和移位寄存器两大类。数码寄存器仅具有接收数码、存储数码和消除原来所存放数码的功能。
【五、习题】
一、是非题：10；二、选择题：4；三、填空题：8、10。

展开更多......

收起↑