资源简介

《电子技术基础与技能》 电子教案
第8章 触发器
教学重点
1．了解基本RS触发器的电路组成，掌握其逻辑功能。
2．了解同步RS触发器的电路组成，掌握其逻辑功能。
3．了解JK触发器的电路组成和边沿触发方式，掌握其逻辑功能。
4．会测试集成JK触发器的逻辑功能，能用集成JK触发器制作四人抢答器。
5．了解D触发器的电路构成，掌握D触发器的逻辑功能。
7．会测试集成D触发器的逻辑功能，了解D触发器的应用。
教学难点
1．理解各类触发器的逻辑功能的含义
2．用集成JK触发器制作四人抢答器
学时分配
序号 内 容 学 时
1 8.1 RS触发器 3
2 8.2 JK触发器 3
3 技能实训：制作四人抢答器 4
4 *8.3 D触发器 2
5 本章总学时 12
8.1 RS触发器
具有两个稳定的输出状态：0状态和l状态
触发器特点 在输入信号作用下，触发器状态可以置成0态或1态
在输入信号消失后，触发器将保持信号消失前的状态，即具有记忆功能
8.1.1 基本RS触发器
1．电路结构和逻辑符号
、是两个输入端，字母上面的非号表示低电平有效；
Q、是一对互补输出端；
Q=l（=0），触发器处于1状态；反之，若Q=0（=l），触发器为0状态。
2．逻辑功能
基本RS触发器的真值表
输入信号 输出状态 功能说明 备注
Qn+1
0 0 不定 禁止 Q==1，与规定相背，会引起逻辑混乱
0 1 1 置1 端称为触发器的置0端或复位端
1 0 0 置0 端称为触发器的置1端或置位端
1 1 Qn 保持 体现记忆功能
做一做：测试与非门组成的基本RS触发器的逻辑功能
电路评价：
基本RS触发器电路简单，是构成各种功能触发器的基本单元。由于基本RS触发器输出状态的改变直接受输入信号的控制，使之应用受到限制。在一个数字系统中，通常采用多个触发器，为了使系统协调工作，必须由一个同步信号控制，要求各触发器只有在同步信号到来时，才能通过输入信号改变触发器的状态。这样的触发器称为同步RS触发器，这个同步信号称时钟脉冲或CP脉冲。
8.1.2 同步RS触发器
1．电路结构和逻辑符号
同步RS触发器是在基本RS触发器的基础上，增加了两个与非门G3、G4，一个时钟脉冲端CP。其逻辑电路与符号如图所示。
2．逻辑功能
同步RS触发器的真值表如表所示
CP S R Qn+1 功能说明
0 × × Qn 保持
1 0 0 Qn 保持
1 0 1 0 置0
1 1 0 1 置1
1 1 1 不定 禁止
（1）在CP=0期间，G3、G4与非门被CP端的低电平关闭，使基本RS触发器的==1，触发器保持原来状态不变；
（2）在CP=l期间，G3、G4控制门开门，触发器输出状态由输入端R、S信号决定，R、S输入高电平有效。触发器具有置0、置1、保持的逻辑功能。
同步RS触发器在CP=0时，触发器输出状态不受R、S的直接控制，从而提高了触发器的抗干扰能力。
电路评价：
同步RS触发器在CP=0时，触发器输出状态不受R、S的直接控制，从而提高了触发器的抗干扰能力。但在CP=1期间，同步RS触发器还是存在状态不确定的现象，因而其应用也受到较大限制。为了克服上述缺点，后面介绍功能更加完善的JK触发器和D触发器。
8.2 JK触发器
8.2.1 JK触发器的电路组成与逻辑功能
1．电路结构与逻辑符号
JK触发器是在同步RS触发器的基础上引入两条反馈线，解决R=S=1时，触发器输出不定状态的现象；
将S、R改成J、K输入端。
2．逻辑功能
JK触发器不仅可以避免不确定状态，而且增加了触发器的逻辑功能，如表所示。
CP J K Qn+1 功能说明
0 × × Qn 保持
1 0 0 Qn 保持
1 0 1 0 置0
1 1 0 1 置1
1 1 1 n 翻转
J=K=0时，Qn+1=Qn（保持）；J=K=1时，Qn+1=n（翻转）；J≠K时，Qn+1=J。
JK触发器不仅可以避免不确定状态，而且增加了触发器的逻辑功能--翻转功能（又称为计数功能）：当J=1、K=1时，触发器的输出总是原状态的反，Qn+1=n。
电路评价：
触发器在CP= 1 (高电平)期间才接收输入信号，这种受时钟脉冲电平控制的触发方式，称为电平触发。电平触发的缺点是：在CP=1期间不允许输入信号有变化，否则触发器输出状态也将随之变化，使输出状态在一个时钟脉冲作用期间出现多次翻转，这种现象称为空翻。上面介绍的JK触发器较好地解决了输出状态不确定的情况，同时触发器增加了翻转功能，但在CP高电平期间，输出信号会随输入信号变化，无法保证一个CP脉冲周期内触发器动作一次。为了克服电平触发的不足，多数JK触发器采用边沿触发方式来克服触发器的“空翻”。
8.2.2 集成边沿JK触发器
1．边沿触发方式
边沿触发：利用与非门之间的传输延时时间来实现边沿控制，使触发器在CP脉冲的上升沿（或下降沿）的瞬间，根据输入信号的状态产生触发器新的输出状态。而在CP=1（或CP=0）的期间输入信号对触发器的状态均无影响。
2．逻辑符号与工作波形
做一做：测试双JK触发器74LS112的逻辑功能
电路评价：
集成JK触发器具有保持、置0、置1和翻转的功能，不仅功能齐全，而且输入端J、K不受约束，使用方便。此外，触发器状态翻转只发生在CP下降沿的瞬间，在CP其他时间，输入信号的任何变化，不会影响触发器的状态，解决了因电平触发带来的触发器“空翻”现象，提高了触发器的工作可靠性和抗干扰能力。同时，由于边沿触发的时间极短，有利于提高触发器的工作速度。
技能实训：用JK触发器制作四人抢答器
工作任务书
一、目标任务
1．按原理图制作四人抢答器。
2．学习集成门电路、触发器的应用，提高综合应用能力。
3．会根据原理图绘制电路安装连接图。
4．掌握抢答器电路的基本调试和测量方法。
二、实施步骤
绘制布线图→清点元器件→元器件检测→插装和焊接→通电前检查→通电调试和测量→数据记录
三、调试记录
检查元器件安装正确无误后，才可以接通电源（电源由外接稳压电源提供+5V电压），进行调试。
（1）按下清零开关S0后，所有指示灯灭。
（2）选择开关S1～S3中的任何一个开关（如S1）按下，与之对应的指示灯(VL1)应被点亮，此时再按其他开关均无效。
（3）按控制开关S0，所有指示灯应全部熄灭。
（4）重复（2）和（3）步骤，依次检查各指示灯是否被点亮。
按抢答器功能进行操作调试，若电路满足要求，说明电路没有故障。若某些功能不能实现，就要设法查找并排除故障。
将实训过程记录在表内。
实训记录
实训名称 姓名 班级
制作过程
故障描述
排故方法
用JK触发器制作的四人抢答器原理图
*8.3 D触发器
8.3.1 D触发器的电路组成和逻辑功能
1．电路结构和逻辑符号
如图所示，在同步RS触发器的基础上，把与非门G3的输出接到与非门G4的R输入端，使R=，从而避免了==0的情况。并将S改为D输入，即为D触发。
2．逻辑功能
D触发器只有一个输入端，消除了输出的不定状态。D触发器具有置0、置1的逻辑功能，如表所示。
触发器的真值表
CP D Qn+1 功能说明
0 × Qn 保持
1 0 0 置0
1 1 1 置1
D触发器的逻辑功能可归纳为：CP=0时，Qn+1=Qn（保持）；CP=1时， Qn+1=D，触发器的输出随D的变化而变化。如图所示波形说明了这一特点。
D触发器的工作波形
从图中不难看出，在第3个CP脉冲作用期间，由于D的变化使触发器的状态变化了多次，存在着空翻现象，使CP脉冲失去了同步的意义。因此在实际应用中，常使用边沿D触发器。
8.3.2 集成边沿D触发器
边沿D触发器常采用集成电路。集成边沿D触发器的规格品种很多，可查阅数字集成电路手册。
1．74LS74引脚排列和逻辑符号
74LS74为双上升沿D触发器，CP为时钟输入端；D为数据输入端；Q、为互补输出端； 为直接复位端，低电平有效；为直接置位端，低电平有效；和用来设置初始状态。
2．逻辑功能
输入 输出 逻辑功能
CP D Qn+1
0 1 × × 0 设置初态
1 0 × × 1
1 1 ↑ 0 1 置0
1 1 ↑ 0 0 置1
、常用作设置触发器的初态。集成D触发器的逻辑功能与前面介绍的D触发器基本一样，不同的是它只在CP上升沿时工作。
做一做：测试边沿D触发器74LS74的逻辑功能
PAGE
10

展开更多......

收起↑