任务6.4 维持阻塞D触发器 课件(共23张PPT)-《电子技术基础》同步教学(人民邮电版)

资源下载
  1. 二一教育资源

任务6.4 维持阻塞D触发器 课件(共23张PPT)-《电子技术基础》同步教学(人民邮电版)

资源简介

(共23张PPT)
项目6触发器任务6.1基本RS触发器任务6.2钟控RS触发器任务6.3主从型JK触发器任务6.4维持阻塞D触发器项目导入
时序逻辑电路与组合逻辑电路并驾齐驱,是数字电路两大重要分支之一。时序逻辑电路的显著特点就是:电路任何一个时刻的输出状态不仅取决于当时的输入信号,还与电路原来的状态有关。时序逻辑电路的基本单元是触发器。
触发器有两个稳定的工作状态,在没有外来信号作用时,触发器处于原来的稳定状态保持不变,直到有外部输入信号作用时才可能翻转到另一个稳定状态,因此触发器是具有记忆功能的存储器件,常用来保存二进制信息。
按逻辑功能的不同触发器可分为RS触发器、JK触发器、D触发器和T触发器;按触发方式又可分为电平触发器、边沿触发器和主从触发器…。
关于各类触发器的结构组成、工作原理、动作特点以及相关技能,应是每个电子工程技术人员必需掌握的知识。
知识目标和技能目标了解各种触发器的结构组成;理解基本RS触发器、钟控RS触发器、JK触发器、D发器以及T和Tˊ触发器的工作原理;掌握各种触发器所具有的动作特点。正确区分电平触发方式和边沿触发方式的动作特点;理解触发器的记忆作用,掌握各种触发器功能的4种描述方法;熟悉常用集成触发器的产品型号、管脚排列图及功能测试技能。提出问题
你了解维持阻塞D触发器的结构组成吗?其工作原理如何?维持阻塞D触发器的动作特点如何?
任务6.4 维持阻塞D触发器
维持阻塞型D触发器也是一种边沿触发方式的、能够有效抑制“空翻”现象的集成触发器。就目前应用上来看,D触发器与JK触发器都是功能最完善、使用灵活和通用性较强的触发器。
知识准备
6.4.1 D触发器的结构组成和动作特点
D
CP
&
门6
&
门5
RD
SD
&
&
门2
门1
&
门3
&
门4
Q
Q
图中门1~门4构成钟控RS触发器,门5和门6构成输入信号的导引门,D是输入信号端。
反馈线
反馈线
维持阻塞D触发器利用电路内部反馈来实现边沿触发。
0
1
1
当CP=0时,门3和门4的输出为1,使钟控RS触发器状态维持不变。此时,门6的输出等于D,门5的输出等于D。
D
D
结构组成
2. D触发器的动作特点
维持阻塞D触发器的次态仅取决于CP信号上升沿到达前的一瞬间(这一时刻与上升沿到达时的间隔趋近于零但不等于零)输入的逻辑状态,而在这一瞬间之前和之后,输入的状态变化对输出不能够产生影响。因此,D触发器可以有效地抑制“空翻”,由此增强了其抗干扰能力,提高了工作的可靠性。
6.4.2 D触发器的工作原理
D
CP
&
门6
&
门5
RD
SD
&
&
门2
门1
&
门3
&
门4
Q
Q
0
只要CP=0,
门3和门4均有0出1被封锁,触发器保持原来状态不变。
0
1
1
1
1
1
当D=1时,门5全1出0
门6有0出1
6.4.2 D触发器的工作原理
D
CP
&
门6
&
门5
RD
SD
&
&
门2
门1
&
门3
&
门4
Q
Q
0
只要CP=0,
门3和门4均有0出1被封锁,触发器保持原来状态不变。
1
0
0
D
1
D
1
1
当D=0时,门5有0出1
门6全1出0
可见,门5的输出总是D的非
门6的输出则总与D相同,即
显然,导引门在CP=0的输出为门4的开启创造了条件,是D触发器的数据准备阶段。
D
CP
&
门6
&
门5
RD
SD
&
&
门2
门1
&
门3
&
门4
Q
Q

当CP上升沿到来时,无论输出现态如何
钟控RS触发器开启,门5和门6在CP=0的数据被门4和门3接收
1
0
0
D
1
D
2
当D=0时,门4有0出1
门3全1出0
门1有0出1
门2全1出0
D触发器输出Q=D,置0功能!
0
D
CP
&
门6
&
门5
RD
SD
&
&
门2
门1
&
门3
&
门4
Q
Q

当CP上升沿到来时,无论输出现态如何
钟控RS触发器开启,门5和门6在CP=0的数据被门4和门3接收
0
1
1
D
0
D
2
当D=1时,门4全1出0
门3有0出1
门2有0出1
门1全1出0
D触发器输出Q=D,置1功能!
1
D
CP
&
门6
&
门5
RD
SD
&
&
门2
门1
&
门3
&
门4
Q
Q

分析表明:无论D触发器现态如何,当CP上升沿到来时,D触发器总是维持原来输入信号D的作用结果,而输入信号的变化在此时被有效地阻塞掉了。这也正是维持阻塞D触发器名称的由来。
0
1
1
D
0
D
1
D触发器的功能描述
1.特征方程
2.功能真值表
图符号
CP D Qn+1 功能
↑ 0 0 置0
↑ 1 1 置1
S
R
C1
D
RD
SD
CP
D
Q
Q
0
3.状态转换图
1
4.时序波形图
置1
置0
置1
置0
Q
6.4.4 集成D触发器
常用的集成D触发器有双D触发器74LS74、四D触发器74LS75和六D触发器74LS176等。下图所示为74LS74的管脚排列图:
Sikaoyuwenti
思考与问题
1
3
2
如何解释维持阻塞D触发器的“维持”和“阻塞”?
你能默写出D触发器的特征方程式和功能真值表吗?
4
在逻辑图符号中,你是如何区别出某触发器是“电平”触发还是“边沿”触发的?又是如何判断某触发器输入端是高电平有效或是低电平有效的?
为什么说D触发器可以有效地抑制“空翻”现象?D触发器的基本结构组成分哪两大部分?
把一个JK触发器的输入控制端J和K连接在一起作为一个输入端T时,就可构成一个T触发器:如果让JK触发器的J和K两个输入端子连在一起,且恒输入“1”时,就构成一个T'触发器。
T触发器和T 触发器
T触发器把JK触发器的两个输入端子连在一起作为一个输入端,就构成了T触发器。0输出保持1输出翻转T触发器只有保持和翻转两种功能。恒输入1翻转T触发器的输入端恒输入“1”,就构成只有翻转一种功能的T 触发器。思考与问题12试述T 触发器的逻辑功能,哪些触发器可以构成T 触发器使用?T触发器的逻辑功能有哪几种?Sikaoyuwenti

展开更多......

收起↑

资源预览