资源简介

(共31张PPT)
项目5 逻辑门与组合逻辑电路
5.1 基本逻辑门电路
5.2 组合逻辑电路的分析与设计
5.3 常用的组合逻辑电路器件
项目导入
用来实现基本逻辑关系的电子电路称为逻辑门电路，以逻辑门作为基本单元的数字电路称之为组合逻辑电路。
组合逻辑电路是指在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与电路以前状态无关，而与其他时间的状态无关。即组合逻辑电路的输入、输出之间没有反馈延迟通道；且 电路中无记忆单元。
对于每一个从事电子技术的工程技术人员来说，只有充分了解各种门电路的功能原理，且对已经设计出来的组合逻辑电路熟悉其功能和外部特性，才能在实际电子线路中正确选择和合理使用它们。因此，逻辑门和组合逻辑电路是电子工程技术人员必须掌握的重要基础知识之一。
了解本征半导体、P型和N型半导体的特征及PN结的形成过程；熟悉二极管的伏安特性、分类及用途；理解三极管的电流放大原理，掌握其输入和输出特性的分析方法；理解双极型和单极型三极管在控制原理上的区别；初步掌握工程技术人员必需具备的分析
电子电路的基本理论、基本知识
和基本技能。
学习目标
了解各种基本逻辑门的电路组成，理解其逻辑功能；掌握复合逻辑门电路的构成，熟记其逻辑功能；了解组合逻辑电路的分析步骤，掌握组合逻辑电路的分析方法，了解组合逻辑电路的设计步骤；了解编码器、译码器、数值比较器、数据选择器的逻辑功能与使用方法。
在充分掌握基本逻辑门和中规模组合逻辑器件功能的条件下，训练并掌握具有对各种逻辑
器件进行正确的功能测试的能力和
基本技能。
知识目标与技能目标
提出问题
你了解编码器是做什么的吗？什么是优先编码器？译码器的任务是什么？变量译码器和显示译码器有何不同？数值比较器和数据选择器在数字电路中各自起着什么作用？
任务5.3 常用的组合逻辑电路器件
知识准备
5.3.1 编码器
把若干个0和1按一定规律编排起来的过程称为编码。通
过编码获得的不同二进制数的组合称为代码。代码是机器
能够识别的、用来表示某一对象或特定信息的数字符号。
十进制编码或某种特定信息的编码难于用电路来实现，
数字电路中通常采用二进制编码或二—十进制编码。二进
制编码是将某种特定信息编成二进制代码的电路；二—十
进制编码是将十进制的十个数码编成二进制代码的电路。
能实现把某种特定信息转换为机器识别的二进制代码的
组合逻辑电路称为编码器。
一位二进制代码有0和1两种，可以用来表示2个信息；两
位二进制代码有四种组合，可以用来表示4种信息；而n位
二进制代码有2n种组合，可以用来表示2n个信息。这种二
进制编码在电路上较容易实现。
1. 10线—4线优先编码器
在数字系统中，当编码器同时有多个输入为有效时，常
要求输出不但有意义，而且应按事先编排好的优先顺序输
出，即要求编码器只对其中优先权最高的一个输入信号进
行编码，具有此功能的编码器称为优先编码器。
优先编码器电路中，允许同时输入两个以上的编码信号。
只不过优先编码器在设计时已经将所有的输入信号按优先
顺序排了队，当几个输入信号同时出现时，优先编码器只
对其中优先权最高的一个输入信号实行编码。
74LS147编码器的管脚排列图及逻辑符号
10线—4线优先编码器是将十进制数码转换为二进制代码的组合逻辑电路。常用的集成芯片有74LS147等。
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
74LS147
74LS147优先编码器是一
个16脚的集成芯片，其中15
脚为空脚，I1~I9为信号输入
端，A~D为输出端。输入和
输出均为低电平有效。
74LS147优先编码器的管脚排列图
在优先编码器中，优先级别高的信号排斥优先级别低的信号，74LS147优先编码器中I9的优先级别最高，I1的优先级别最低，具有单方面排斥的特性。
74LS147优先编码器真值表
从真值表中可以看出，当无输入信号或输入信号中无低电平“0”时，输出端全部为高电平“1”；若输入端I9为“0”时，不论其它输入端是否有输入信号输入，输出为0110；再根据其它输入端的情况可以得出相应的输出代码。
1 1 1 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
× × × × × × × × ×
× × × × × × × × 0
× × × × × × × 0 1
× × × × × × 0 1 1
× × × × × 0 1 1 1
× × × × 0 1 1 1 1
× × × 0 1 1 1 1 1
× × 0 1 1 1 1 1 1
× 0 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1
输 出
输 入
74LS148优先编码器属于变量编码器，其输出位数为n时，输入端的数量为2n。下面以74LS148为例，介绍这类编码器的功能及应用。
2. 8线—3线优先编码器74LS148
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
7 4 L S 1 4 8
74LS148的管脚排列图
当使能输入端S＝１时，电路处于禁止编码状态，所有的输出端全部输出高电平“１”；当使能输入端S＝０时，电路处于正常编码状态，输出端的电平由I0~ I7 的输入信号而定。 I7的优先级别最高， I0级别最低。
管脚排列图中，I0~ I7为输入信号端，Y0 ~Y2为输出端，S为使能输入端，OE为使能输出端，GS为片优先编码输出端。
在表示输入、输出端的字母上，“非”号表示低电平有效。
74LS148编码器真值表
使能输出端OE ＝０时，表示电路处于正常编码同时又无输入编码信号的状态。
片优先编码输出端GS＝０时，表示电路处于正常编码且又有编码信号输入时的状态。
1 1
1 0
0 1
0 1
0 1
0 1
0 1
0 1
0 1
0 1
× × × × × × × ×
1 1 1 1 1 1 1 1
× × × × × × × 0
× × × × × × 0 1
× × × × × 0 1 1
× × × × 0 1 1 1
× × × 0 1 1 1 1
× × 0 1 1 1 1 1
× 0 1 1 1 1 1 1
0 1 1 1 1 1 1 1
1 1 1
1 1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
0
0
0
0
0
0
0
0
0
输 出
输 入
I0
I2
I1
I3
I5
I4
I7
I6
S
Y2
Y0
OE
GS
Y1
74LS148编码器的逻辑功能电路图
&
&
&
1
1
1
1
1
1
1
1
由74LS148变量编码器功能电路图可看出：当某个输入低
电平时，按优先级别，输出分别为000、001、010·······。
注意：输出也是低电平有效，不在线上的视为高电平“1”。
000
001
010
011
100
101
110
111
74LS148变量编码器的扩展应用
利用使能端的作用，可以用两块74LS148扩展为16线—4线优先编码器。
当高位芯片的使能输入端为“0”时，允许对I8~I15编码，当高位芯片有编码信号输入时，OE为1，它控制低位芯片处于禁止状态；若当高位芯片无编码信号输入时，OE为0，低位芯片处于编码状态。高位芯片的GS端作为输出信号的高位端，输出信号的低三位由两块芯片的输出端对应位相“与”后得到。在有编码信号输入时，两块芯片只能有一块工作于编码状态，输出也是低电平有效，相“与”后就可以得到相应的编码输出信号。
74 L S 14 8
74 L S 14 8
&
Y0
Y3
Y2
Y1
OE
GS
&
&
&
5.3.2 译码器
译码和编码的过程相反。通过译码器可将输入的二进制代码
按编码时的原意译成对应的特定信息或十进制数码输出。译
码器是一个多输入、多输出的组合逻辑电路。它的作用是把
机器识别的、给定的二进制代码“翻译”成为人们识别的特定
信息，使其输出端具有某种特定的状态，并且在输出通道中
相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配、存储器寻址和组合控制信号等。
按功能的不同译码器可分为通用变量译码器、代码变换译码器和显示译码器，本节主要介绍变量译码器和显示译码器的外部工作特性和应用。
1. 变量译码器
变量译码器的输入、输出端的数量关系是：当有n个输入
端，就有2n个输出端。而每一个输出所代表的函数对应于n
个输入变量的最小项。常见的变量译码器有3线—8线译码
器74 LS138， 4线—16线译码器74LS154和带锁存的3线—8
线译码器74LS131等。
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
7 4 L S 1 3 8
由74LS138芯片的管脚排列图可看出，它是一个有16个管脚的数字集成电路，除电源、“地”两个端子外，还有三个输入端A2、A1、A0，八个输出端Y0~Y7，三个使能端Ｇ1、G2A、G2B。
74LS138变量译码器逻辑功能电路图
&
&
&
&
&
&
&
&
1
1
1
× × ×
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1
1 1 1 0 1 1 1 1 1
1 1 1 1 0 1 1 1 1
1 1 1 1 1 0 1 1 1
1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 1 0
× 1
0 ×
1 0
1 0
1 0
1 0
1 0
1 0
1 0
1 0
输 出
输 入
G2A
A2
G2B
Y3
Y5
Y4
A0
A1
G1
Y2
Y0
Y7
Y6
Y1
74LS138译码器真值表
从真值表可看出，当输入使能端G1为低电平0时，无论其它输入端为何值，输出全部为高电平1；当输入使能端G2A和G2B中至少有一个为高电平1时，无论其它输入端为何值，输出全部为高电平1；当G1为高电平1、G2A和G2B同时为低电平0时，由A2、A1、A0决定输出端中输出低电平0的一个输出端，其它输出为高电平1。
用两片74LS138可以构成4线—16线译码器，连接方法如下图示:
74LS138译码器的功能扩展
74LS138（低位）
A0
74LS138（高位）
A1
A2
“1”
A3
A3、A2、A1、A0为扩展后电路的信号输入端，Y15~Y0为输出端。当输入信号最高位A3＝0时，高位芯片被禁止，Y15~Y8输出全部为“1”，低位芯片被选中，低电平“0”输出端由A2、A1、A0决定。A3＝1时，低位芯片被禁止，Y7~Y0输出全部为“1”，高位芯片被选中，低电平“0”输出端由A2、A1、A0决定。
逻辑函数F＝AB＋BC＋AC 的最小项为：
用74LS138还可以实现三变量或两变量的逻辑函数。因为变量
译码器的每一个输出端的低电平都与输入逻辑变量的一个最小项
相对应，所以当我们将逻辑函数变换为最小项表达式时，只要从
相应的输出端取出信号，送入与非门的输入端，与非门的输出信
号就是要求的逻辑函数。
利用74LS138实现逻辑函数F＝AB＋BC＋AC
F＝∑m(1,2,3,4,5,6)构成的逻辑电路图
74LS138译码器可实现逻辑函数
C
B
“1”
A
74LS138
&
F
A
BC
00
01
0
1
11
10
1
1
1
1
1
1
例
解
2. 显示译码器
用来驱动各种显示器件，把用二进制代码表示的数字、
文字、符号翻译成人们习惯的形式直观显示出来的电路称
为显示译码器。数码显示管是常用的显示器件之一。
数码管产品外形图
（1）数码显示器
　常用的数码显示管有半导体发
光二极管构成的LED和液晶数码
管LCD两类。数码管是用某些特
殊的半导体材料分段式封装而成
的显示译码器常见器件 。
　半导体LED数码管的基本单元是PN结，目前较多采用磷砷化镓做成的PN结，当外加正向电压时，就能发出清晰的光。
单个PN结可以封装成发光二极管，多个PN结可以按分段式封装成半导体LED数码管，其管脚排列如图所示。
LED数码管将十进制数码分成七段，每一段都是一个发光
二极管，七个发光二极管有共阴极和共阳极两种接法。前者
某一段接高电平时发光，后者某一段接低电平时发光。
管脚排列图
a b c d
a
e f g h
g
e
d
c
b
f
共阴极七段LED管
a
b
c
d
e
f
g
h
+
U
CC
a
b
c
d
e
f
g
h
共阳极七段LED管
半导体数码管在使用时每个管要串联约100Ω的限流电阻。
常用的共阴极数码显示器真值表如下：
（2）七段显示译码器
七段显示译码器是用来与数码管相配合、把二进制BCD
码表示的数字信号转换为数码管所需的输入信号。常用的
七段显示译码器型号有：74LS47、 74LS48 、 CC4511等。
CC4511
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
BI
图示为集成显示译码器CC4511的管脚排列图。其中A2~A0为输入端；a~g为输出端，还有电源端和“地”端；其余为控制端。
正常工作状态下，LT、BI需接高电平，LE锁定端应始终接低电平，均处无效态，在数据输入端A3、A2、A1、A0输入一组8421BCD码，在输出即可得到一组7位的二进制代码，代码组送入数码管，就可以显示与输入相对应的十进制数。
CC4511 功能真值表
输入 输出 LE A3 A2 A1 A0 a b c d e f g 显示字形
0 1 0 × × × × 1 1 1 1 1 1 1 8
1 0 0 × × × × 0 0 0 0 0 0 0 消隐
1 1 0 0 0 0 0 1 1 1 1 1 1 0 0
1 1 0 0 0 0 1 0 1 1 0 0 0 0 1
1 1 0 0 0 1 0 1 1 0 1 1 0 1 2
1 1 0 0 0 1 1 1 1 1 1 0 0 1 3
1 1 0 0 1 0 0 0 1 1 0 0 1 1 4
1 1 0 0 1 0 1 1 0 1 1 0 1 1 5
1 1 0 0 1 1 0 1 0 1 1 1 1 1 6
1 1 0 0 1 1 1 1 1 1 0 0 0 0 7
1 1 0 1 0 0 0 1 1 1 1 1 1 1 8
1 1 0 1 0 0 1 1 1 1 1 0 1 1 9
5.3.3 数值比较器
在数字系统中，特别是在计算机中都需具有运算功能，而比
较两个数A和B的大小就是一种简单的运算。根据比较的结果
决定下一步的操作。具有这种功能的电路称为数值比较器。
1. 一位数值比较器
当对两个一位二进制数A和B进行比较时，数值比较器的比较结果有三种情况，A＜B、A＝B和A＞B。其比较关系见下表：
A B YAB
0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0
显然，YAB=AB。
据上述关系式可画出一位数值比较器的逻辑电路图如下:
1
A
1
B
&
&
≥1
YAYA=B
YA>B
2. 集成数值比较器
常用的集成数值比较器的型号有4位数值比较器74LS85， 8位数值比较器74LS521， 8位数值比较器，OC输出74LS518等。我们将通过对74LS85的分析，让大家对此类集成逻辑器件的使用方法有一些了解。
在进行多位数值的比较时，先比较两个数值的最高位，
当其不相等时，即可得到比较结果。当其相等时，再进行
次高位的比较，不相等时，即得到比较结果。相等时，再
进行下一位比较，……直到得出比较结果。
74LS85是一个16脚的集成逻辑器
件，左示为其管脚排列图。除了两
个四位二进制数的输入端和三个比
较结果的输出端外，增加了三个低
位的比较结果的输入端，用作比较
器“扩展”比较位数。74LS85的输入
和输出均为高电平有效。
两个74LS85芯片构成八位数值比较器时，可将低位的输出端和高位的比较输入端对应相连，高位芯片的输出端作为整个八位比较器的比较结果输出端。
74LS85
B3 1 16 UCC
A＜B 2 15 A3
A＝B 3 14 B2
A＞B 4 13 A2
YA＞B 5 12 A1
YA＝B 6 11 B1
YA＜B 7 10 A0
GND 8 9 B0
5.3.4 数据选择器
在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，称为数据选择器。
数据选择器可实现将数据源传来的数据分配到不同通道上，因此它类似于一个单刀多掷开关，如图所示。
数据选择器根据地址选择信
号，从而将输入数据分配到相
应的通道上。两个74LS153芯
片可构成八位数值比较器时，
可将低位的输出端和高位的比
较输入端对应相连，高位芯片
的输出端作为整个八位比较器
的比较结果输出端。
A1
A0
D3
D2
D1
D0
Y
集成数据选择器的规格很多，常用的型号有74LS151、CT4138八选一选择器，74LS153、CT1153双四选一等。
集成数据选择器74LS153中，D0~D3是输入的四路信号；A0、A1是地址选择控制端；S是选通控制端； Y是输出端。输出端Y可以是四路输入数据中的任意一路。
选通控制端S为低电平有效，即 时芯片被选中，处于工作状态； 时芯片被禁止，输出 。
A0
A1
D3
D2
D1
D0
Y
在选通状态下，地址控制端A1A0=00时，D0被选通，Y=D0
在选通状态下，地址控制端A1A0=01时，D1被选通，Y=D1
在选通状态下，地址控制端A1A0=10时，D2被选通，Y=D2
在选通状态下，地址控制端A1A0=11时，D3被选通，Y=D3
集成数据选择器的管脚排列图及功能真值表均可在电子手册上查到，关键是要看懂功能真值表，理解其逻辑功能，正确选用型号。
编码器在数字电路中的作用是什么？编码器的输入是二进制数还是特定信息？3线-8线编码器的输入有几个？
数据选择器的输出端Y由电路中的什么信号来控制？
何谓译码器？译码器的输入和输出哪个是二进制数？哪个是特定信息？
用74LS85比较2个三位二进制数时，各输入端如何连接？
构成组合逻辑电路的基本单元是什么？三变量有几个最小项？由最小项构成的方块图称为什么？
思考与问题