资源简介 中小学教育资源及组卷应用平台项目五 设计制作流水灯电路任务一 设计制作四路切换开关电路目标检测一、 简答题1. 分析题图1所示电路寄存数码的原理和过程,说明它是数码寄存器还是移位寄存器。答:待存数码加到A4,A3,A2,A1端,在CP脉冲(寄存指令)到来时,由于D触发器在D=0时,Q=O;D=1时,Q=1,因而待存数码被寄存到Q4,Q3,Q2,Q1端。可见,该电路是并行输入、并行输出的数码寄存器。 试画出集成电路CD4042的内部原理图。答: 集成电路CD4042的管脚5和管脚6端如果输入的信号分别为脉冲的下降沿、高电平,其余各脚悬空,那么输出端的状态是什么?略。 电路中二极管和其电阻R5构成什么电路?起到什么作用 略。 在原理图中如果把电容C1的参数变大或变小,会出现什么现象?略。任务二设计制作基于移位寄存器流水灯电路目标检测一、 选择题1. 有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP作用下,四位数据的移位过程是(A)A. 1011—0110—1100—1000—0000B. 1011—0101—0010—0001—0000C. 1011—1100—1101—1110—1111D. 1011—1010—1001—1000—01112. 下列哪个集成电路不属于移位寄存器(D)A. 74164B. 74165C. CD4031D. CD4060二、 填空题1. 填写集成电路74LS165的每个管脚功能。CLK,CLK INH 时钟输入端(上升沿有效)A~H 并行数据输入端SER 串行数据输入端QH 输出端QH 互补输出端SH/LD 移位控制/置入控制(低电平有效)VCC/GND 电源/接地 低电平;高电平;高电平;高电平3. 填写集成电路74LS164的每个管脚功能。CLK 时钟输入端CLR 同步清除输入端(低电平有效)A,B 串行数据输入端QA~QH 输出端VCC/GND 电源/接地 低电平;低电平;高电平三、 简答题1. 试用两片74LS194构成一个八位双向流水灯电路。解:用二个74LS194完成的八位双向流水灯原理图如下2. 上网收集资料,了解CD4060输出脉冲的设计方法,其输出脉冲频率可以怎么改变?答:CD4060由一振荡器和14级二进制串行计数器位组成。振荡器的构可以是RC或晶振电路,CR为高电平时,计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。项目测试一、 填空题1. 一2. N个3. 时钟输入端4. 同步送数方式5. CP端二、 选择题1. 一个十二进制计数器至少需要几个触发器构成(B)A. 5个B. 4个C. 3个D. 6个2. 在同步时序逻辑电路中,时钟脉冲的作用是 (D)A. 置位信号B. 复位信号C. 抗干扰信号D. 使整个数字系统中各触发器的状态改变发生在同一时刻3. 一个三位的移位寄存器,采用串行输入—串行输出的工作方式。若以中间一个寄存器的输出端作为串行输出端,则几个时钟脉冲作用之后才能串行输出三位二进制数(B)A. 3B. 4 C. 5D. 64. 七段显示译码器,当译码器七个输出状态为abcdefg=1011111时(高电平有效),输入定为(C)A. 0011B. 0110C. 0100D. 10015. 集成电路74LS373的1管脚为高电平时,则输出端的状态为(A)A. 高阻状态B. 由当时的输入决定C. 清零D. 不确定三、 简答题1. 画出由RS触发器构成的寄存器。略。 集成电路74LS194具有哪些功能?并画出功能表。解:由功能表可以看出:74LS194具有异步清零、保持、左移、右移和同步置数的功能。 数码寄存器和移位寄存器有什么区别?答:1.数码寄存器主要由触发器和一些控制门组成,每个触发器能存放一位二进制码,存放N位数码,就应有N位触发器。为保持触发器能正常完成寄存器的功能,还必须有适当的门电路组成控制电路2.移位寄存器。它是由 RS触发器和一些门电路所构成的。 题图1所示寄存器采用串行输入,输入数码为1001,但输出方式有两种,既可串行输出,亦可并行输出。试分析: (1) 该寄存器是右移寄存器还是左移寄存器?(2) 画出前四个CP时Q4、Q3、Q2和Q1的波形。解:(1)为左移寄存器(2)5. 题图2中,各触发器的初始状态均为1,求Q的波形。解:波形如下图 题图3所示为两个异步二进制计数器,试分析哪个是加法计数器 哪个是减法计数器?并分析它们的级间连接方式有何不同。解:21世纪教育网 www.21cnjy.com 精品试卷·第 2 页 (共 2 页)21世纪教育网(www.21cnjy.com) 展开更多...... 收起↑ 资源预览